试题：
名词解释：类属表答：用来确定设计实体中定义的局部常数用以将信息参数传递到实体用类属表指明器件的一些特征最常用的是上
试题：
VHDL中顺序语句放置位置说法正确的是A可以放在进程语句中B可以放在子程序中C不能放在任意位置D
试题：
在放置导线过程中，可以按()键来取消前段导线。ABackSpaceBEnterCShiftDTab
试题：
关于1987标准的VHDL语言中，标识符必须以()开头。
试题：
完成16进制加法计数器的设计libraryieee;useieeestd_logic_1164all;usei
试题：
Protel99SE的元件属性中LibRefFootprintDesignatorPartType分别代表什
试题：
在下面横线上填上合适的语句完成移位寄存器的设计说明：4位串入-串出移位寄存器有有1个串行数据输入端（DI）1
试题：
在VHDL中，()的数据传输是立即发生的，不存在任何延时的行为．Ａ．信号 Ｂ．常量 Ｃ．数据
试题：
关键字ARCHITECTURE定义的是()。
试题：
完成带同步清零端子的10进制加法计数器的设计libraryieee;useieeestd_logic_1164
试题：
信号与变量的区别有哪些？信号可以用来描述哪些硬件特性？答：变量赋值与信号赋值的区别在于变量具有局部特征它的有效只局限
试题：
原理图设计窗口顶部为主菜单和主工具栏，左部为()。A设计管理器B底部为状态栏C常用工具栏D命令栏
试题：
下列标识符中是不合法的标识符AState0B9moonCNot_Ack_0Dsignall
试题：
在VHDL中，语句”FORIIN0TO7LOOP”定义循环次数为()次。
试题：
EDA设计流程包括()、(设计输入)、(设计处理)和(器件编程)四个步骤。
试题：
现场可编程门阵列的英文简称是AFPGABPLACPALDPLD
试题：
常用EDA的设计输入方式包括()、(图形输入方式)、(波形输入方式)。
试题：
在QuartusII工具软件中，完成编译网表提取、数据库建立、逻辑综合、逻辑分割、适配、延时网表提取和编程文件汇编等打操
试题：
．采用PLD进行的数字系统设计，是基于()的设计或称之为(自底向上)的设计。26．硬件描述语言HDL给PLD和数字系
试题：
如果a=1b=1则逻辑表达式（aXORb）OR（NOTbANDa）的值是AA0B1C
试题：
执行QuartusII的()命令，可以对设计电路进行功能仿真或者时序仿真．Ａ．CreateDefaultSymbo
试题：
EDA工具大致可以分为()、(仿真器)、(hdl综合器)、(适配器)以及(下载器)等5个模块。
试题：
Protel99SE是用于()的设计软件。A电气工程B电子线路C机械工程D建筑工程
试题：
下面哪一条命令是QuartusII软件中引脚锁定的命令A．file—>setprojecttocur
试题：
仿真是对电路设计的一种()检测方法．Ａ．直接的 Ｂ．间接的 Ｃ．同步的 Ｄ．异步的
试题：
在VHDL的IEEE标准库中，预定义的标准逻辑数据STD_LOGIC有()种逻辑值。
试题：
以下程序是一个BCD码表示0～99计数器的VHDL描述试补充完整libraryieee;useieeestd_
试题：
一个进程中允许描述对应于时钟信号的同步时序逻辑()()一个(B)两个(C)三个(D)多个
试题：
完成“01111110”序列信号检测器的设计LIBRARYIEEE；USEIEEESTD_LOGIC_116
试题：
执行MAX+p1usIl的“TimlngAnalyzer”命令，可以设计电路输入与输出波形间的()。
试题：
在VHDL的端口声明语句中，用()声明端口为输入方向．Ａ．INB．OUTＣ．INOUTＤ．BUFFER
试题：
完成基本RS触发器的设计（RS端子低电平有效）LIBRARYIEEE;USEIEEESTD_LOGIC_1164
试题：
在PC上利用VHDL进行项目设计，不允许在()下进行，必须在根目录为设计建立一个工程目录。
试题：
不符合1987VHDL标准的标识符是
Aa2b2Ba1b1Cad12D%
试题：
在VHDL中一个设计实体可以拥有一个或多个A设计实体B结构体C输入D输出ECASE语句执行必须
试题：
网络表文件的扩展名是()。ASchBNETCPCBDDDB
试题：
在下列标识符中，()是VHDL合法标识符．Ａ．4h_addeB．h_adde4_Ｃ．h_adder_4Ｄ．_h_add
试题：
在VHDL的端口声明语句中，用()声明端口为双向方向．Ａ．INB．OUTＣ．INOUTＤ．BUFFER
试题：
进程语句的特点是什么？答：进程(PROCESS)语句是最具VHDL语言特色的语句因为它提供了一种用算法(顺序语句)描述
试题：
一般把EDA技术的发展分为()、(CAE)和(EDA)三个阶段。
试题：
在VHDL标识符命名规则中，以()开头的标识符是正确的．Ａ．字母 Ｂ．数字 Ｃ．汉字 Ｄ．
试题：
在下面横线上填上合适的语句完成下参数可定制带计数使能异步复位计数器的VHDL设计LIBRARYIEEEUSE
试题：
元器件石英晶体振荡器的封装是()。ADIPBSIPCAXIALDXTAL1
试题：
在VHDL中，PROCESS结构内部是由()语句组成的。
试题：
在下列标识符中，()是VHDL错误的标识符．Ａ．4h_addeB．h_adde4Ｃ．h_adder_4Ｄ．h_adde
试题：
完成带同步清零端子的T触发器的设计LIBRARYIEEE;USEIEEESTD_LOGIC_1164ALL；E
试题：
描述项目具有逻辑功能的是
A实体B结构体C配置D进程
试题：
QuartusII的波形文件当中设置仿真时间的命令是()。
试题：
印制电路板的()层主要是作为说明使用。AKeepOutLayerBTopOverlayCMechanicalLayer
试题：
Protel99SE为PCB编辑器提供的设计规则共分为()类。A8B10C12D6
试题：
谈谈你对EDA技术的理解(什么是EDA)EDA技术就是以大规模可编程逻辑器件为设计载体以硬件描述语言为系统逻辑描述
试题：
、一个完整的VHDL程序应包含三个基本部分，即库文件说明、()和(实体和结构体说明)。
试题：
并行信号赋值语句有哪三种形式？条件信号赋值语句又分别与什么语句等效？答：简单信号赋值语句条件信号赋值语句和选择信号赋值
试题：
、VHDL基本语句有()、(并行语句)和属性自定义语句。
试题：
VHDL运算符优先级的说法正确的是A逻辑运算的优先级最高B关系运算的优先级最高C逻辑运算的优先级最低D
试题：
在一个VHDL设计中Idata是一个信号数据类型为std_logic_vector试指出下面那个赋值语句是错误的
试题：
．在VHDL中，IF语句中至少应有1个条件句，条件句必须由()表达式构成。
试题：
VHDL语言中信号定义的位置是
A实体中任何位置B实体中特定位置C结构体中任何位置D
试题：
QuartusII是()Ａ．高级语言 Ｂ．硬件描述语言 Ｃ．EDA工具软件 Ｄ．综合软件
试题：
写出具有异步清零功能时钟下降沿触发的D触发器的VHDL描述LIBRARYIEEE;USEIEEESTD_LOG
试题：
简述EDA技术的发展趋势：①超大规模集成电路的集成度和工艺水平不断提高深亚微米工艺已经走向成熟在一个芯片上完成的系
试题：
原理图设计时,实现连接导线应选择()命令APlace/LineBPlace/WireCWireDLine
试题：
设计4-2线优先编码器设计(输入高电平有效输出高电平有效）libraryieee;useieeestd_log
试题：
在VHDL中为定义的信号赋初值应该使用符号A=：B=C：=D<=
试题：
将以下程序转化成with-select语句；Process(abcs)BeginCasesisWhen1t
试题：
完成带同步清零端子的T’触发器的设计LIBRARYIEEE;USEIEEESTD_LOGIC_1164ALL；
试题：
在下面横线上填上合适的语句完成分频器的设计说明：占空比为1：1的8分频器LIBRARYIEEEUSEIEE
试题：
在下面横线上填上合适的语句完成8位数字比较器的设计ENTITYCOMPISPORT(AB:IN（i
试题：
VHDL文本编辑中编译时出现如下的报错信息Error:Can’topenVHDL“WORK”分析其错误原因答
试题：
VHDL语言中变量定义的位置是
A实体中中任何位置B实体中特定位置C结构体中任何位置D结构
试题：
VHDL中有哪三种数据对象？详细说明它们的功能特点及使用方法答:在VHDL中数据对象(DataObjects)类似
试题：
完成基于if语句的16线-4线优先编码器的设计libraryieee;useieeestd_logic_1164
试题：
FPGA现场可编程门阵列CPLD复杂可编程逻辑器件EDA电子设计自动化IP知识产权核SOC单芯片系统FPGA
试题：
在下面横线上填上合适的语句完成一个具有三态输出的双4选1数据选择器的设计说明：双4选1数据选择器其
试题：
在VHDL中，()不能将信息带出对它定义的当前设计单元．Ａ．信号 Ｂ．常量 Ｃ．数据
试题：
完成60进制计数器的设计libraryieee;useieeestd_logic_1164all;useie
试题：
符合1987VHDL标准的标识符是Aa_2_3Ba_____2C2_2_aD2a
试题：
关于元件例化的描述中，正确的有()(A)元件例化根据例化语句中所定义的例化元件端口名和当前系统的连接实体端口名的接口表
试题：
元器件列表文件（CSVFormat格式）的扩展名是()。AcsvBbomCPCBDxls
试题：
在VHDL的IEEE标准库中预定义的标准逻辑数据STD_LOGIC有种逻辑值A．2B3C9D8
试题：
在下面横线上填上合适的语句完成减法器的设计由两个1位的半减器组成一个1位的全减器--1位半减器的描述LIBR
试题：
完整的IF语句其综合结果可实现_______A时序逻辑电路B组合逻辑电路C双向电路D三态控制电路
试题：
完成状态机的设计说明：设计一个双进程状态机状态0时如果输入”10”则转为下一状态否则输出”1001”；
试题：
下面数据中属于实数的是A42B3C‘1’D“11011”
试题：
设计以4位2进制全加器libraryieee;useieeestd_logic_1164all;entity
试题：
执行()命令操作，元器件按垂直均匀分布。AVerticallyBDistributeVerticallyCCenter
试题：
STD_LOGIG_1164中定义的高阻是字符AXBxCzDZ
试题：
在下面横线上填上合适的语句完成3人表决器的设计ENTITYmajISPORT(abc:INBITm
试题：
执行MAX+PLUSII的()命令，可以对设计的电路进行仿真。
试题：
在VHDL中，目标变量的赋值符号是()．Ａ．＝： Ｂ．＝ Ｃ．：＝ Ｄ．＜＝
试题：
在下面横线上填上合适的语句完成一个10线－4线优先编码器的设计LIBRARYIEEEUSEIEEESTD_L
试题：
在以下4种语言中属于硬件描述语言的是()()VHDL(B)VC(C)VB(D)Delphi
试题：
完成异步3位2进制加法计数器设计libraryieee;useieeestd_logic_1164all;en
试题：
简述元件例化语句的作用组成及格式作用：元件例化就是引入一种连接关系将预先设计好的设计实体定义为一个元件然后利用
试题：
下列关于变量的说法正确的是A变量是一个局部量它只能在进程和子程序中使用B变量的赋值不是立即发生的它需
试题：
在VHDL的CASE语句中条件句中的“＝＞”不是操作符它只相当于（）的作用．A．IFB．THENＣ．ANDＤ
试题：
写出具有异步清零功能时钟上升沿触发的D触发器的VHDL描述LIBRARYIEEE;USEIEEESTD_LOG
试题：
在VHDL中()不能将信息带出对它定义的当前设计单元。
试题：
STD_LOGIG_1164中字符H定义的是A弱信号1B弱信号0C没有这个定义D初始值
试题：
在下面横线上填上合适的语句完成4位移位寄存器的设计说明：4位移位寄存器可以用D触发器组成LIBRARYI
试题：
在下面横线上填上合适的语句完成4-2优先编码器的设计LIBRARYIEEEUSEIEEESTD_LOGIC_
试题：
VHDL的WORK库是用户设计的现行工作库，用于存放()．Ａ．用户自己设计的工程项目 Ｂ．公共程序 Ｃ．
试题：
在VHDL的进程语句格式中，敏感信号表列出的应当是设计电路的()信号．Ａ．输入 Ｂ．输入和输出 Ｃ．输
试题：
DIP代表()。A电解电容B管状元器件C二极管D双列直插式元器件
试题：
可编程逻辑器件的英文简称是AFPGABPLACPALDPLD
试题：
在VHDL中,可以用语句()表示检测clock下降沿。
试题：
在VHDL语言中下列对进程（PROCESS）语句的语句结构及语法规则的描述中正确的是APROCESS为一无限
试题：
原理图电气规则检查后产生文件的扩展名是()。ASchBERCCPCBDDDB
试题：
在VHDL中条件信号赋值语句WHEN_ELSE属于语句A．并行和顺序B顺序C并行D
试题：
Protel99SE原理图设计工具栏共有()个。A5B6C7D8
试题：
原理图可以生成各种类型的报表，生成各种报表的命令都在()菜单中。AReportsBFileCEditDHelp
试题：
在VHDL语言描述中。定义数据类型通常采用的关键词是()(A)signal(B)variable()type(D)s
试题：
在VHDL中，IF语句中至少应有１个条件句，条件句必须由()表达式构成．Ａ．BITB．STD_LOGICC．BOO
试题：
写出LOOP语句的常用表达式的语法格式：①单个LOOP语句[LOOP标号：]LOOP顺序语句ENDLOOP[L
试题：
在元件例化语句中，用()符号实现名称映射，将例化元件端口声明语句中的信号与PORTMAP中的信号名关联起来。
试题：
VHDL常用的库是()标准库．Ａ．IEEEB．STDＣ．WORKＤ．PACKAGE
试题：
设计一个米粒型状态机功能雷同于上例只是输入x_in同时控制输出逻辑方框图如下：要求设计的功能表如下：library
试题：
VHDL文本编辑中编译时出现如下的报错信息Error:VHDLDesignFile“mux21”mustc
试题：
完成带异步清零端子的T’触发器的设计LIBRARYIEEE;USEIEEESTD_LOGIC_1164ALL；
试题：
在VHDL中，为了使已声明的数据类型、子程序、元件能被其他设计实体调用或共享，可以把它们汇集在()中．Ａ．设计
试题：
完成基于case语句的1位全加器的设计libraryieee;useieeestd_logic_1164all
试题：
下列标识符中是不合法的标识符AState0B9moonCNot_Ack_0Dsignal
试题：
在放置元器件封装过程中，按()键使元器件封装从顶层移到底层。AXBYCLD空格键
试题：
晶体管的封装是()。ADIPBRBCTO--xxxDXTAL1
试题：
在下面横线上填上合适的语句完成一个逻辑电路的设计其布尔方程为Y=(A+B)(C⊙D)+(B⊕F)LIBRARY
试题：
在VHDL中，一个设计实体可以拥有一个或多个()。
试题：
QuartusII的图形设计文件类型是()．Ａ．scf Ｂ．bdfＣ．vhdＤ．v
试题：
在下面横线上填上合适的语句完成计数器的设计说明：设计一个带有异步复位和时钟使能的一位八进制加法计数器（带进位输出端）
试题：
在下面横线上填上合适的语句完成4位异步计数器的设计说明：4位异步计数器可以用D触发器器组成LIBRARY
试题：
在放置元器件封装过程中，按()键使元器件在水平方向左右翻转。AXBYCLD空格键
试题：
在EDA中IP的中文含义是A网络供应商B在系统编程C没有特定意义D知识产权核
试题：
名词解释：数据对象答:数据类型的载体共有三种形式的对象：Constant（常量）Variable（变量）Signa
试题：
符合1987VHDL标准的标识符是
Aa_2_3Ba_____2C2_2_a
试题：
在VHDL中，PROCESS本身是()语句。
试题：
Protel99SE可以直接创建一个()文件。A*DDBB*LibC*PCBD*Sch
试题：
完成基于case语句的1位全减器的设计libraryieee;useieeestd_logic_1164all
试题：
完成JK触发器的设计libraryieee;useieeestd_logic_1164all;entityj
试题：
．在MAX+plusII集成环境下可以执行()命令，为通过编译的图形文件产生一个元件符号。这个元件符号可以被用于
试题：
工作层中的信号板层（SignalLayers）包括底层、中间层和()。A内部电源/地线层B其它工作层C机械板层D顶层
试题：
介绍一下印刷电路板的组成并说明其主要部分的功能？印刷电路板主要由焊盘过孔安装孔导线元器件接插件填充电气边
试题：
下列关于变量的说法正确的是A变量是一个局部量它只能在进程和子程序中使用B变量的赋值不是立即发生的它需要
试题：
执行下列语句后Q的值等于……SIGNALE:STD_LOGIC_VECTOR(2TO5);SIGNAL
试题：
在VHDL的并行语句之前，可以用()来传送往来信息．Ａ．变量 Ｂ．变量和信号 Ｃ．信号 Ｄ．常量
试题：
IP是什么？IP与EDA技术的关系是什么？答：IP在EDA技术开发中具有十分重要的地位；与EDA固IP硬IP软IP通
试题：
在EDA工具中能将硬件描述语言转换为硬件电路的重要工具软件称为A仿真器B综合器C适配器D下载器
试题：
原理图文件的扩展名是()。ASchBERCCPCBDDDB
试题：
QuartusII中建立设计项目的菜单是()。
试题：
在一个VHDL设计中idata是一个信号数据类型为integer数据范围0to127下面哪个赋值语句是正确的
试题：
元器件列表文件的格式有三种，其中()与EXCEL格式类似。AClientSpreadsheetBCSVFormatCP
试题：
使用QuartusII工具软件建立仿真文件，应采用()方式．Ａ．图形编辑 Ｂ．文本编辑 Ｃ．符号编辑
试题：
PCB的布局是指()。A连线排列B元器件的排列C元器件与连线排列D除元器件与连线以外的实体排列
试题：
图形文件设计结束后一定要通过()，检查设计文件是否正确。
试题：
变量和信号的描述正确的是
A变量可以带出进程B信号可以带出进程C信号不能带出进程D二者没有
试题：
．层次化设计是将一个大的设计项目分解为若干个()或者若干个(层次)来完成的。先从(顶层)的电路设计开始，然后在(顶
试题：
在放置导线过程中，可以按()键来切换布线模式。ABackSpaceBEnterCShift+SpaceDTab
试题：
在VHDL中，()的数据传输不是立即发生的，目标信号的赋值是需要一定延时时间．Ａ．信号 Ｂ．常量
试题：
仿真库Fuselib中包含了一般的熔丝元器件，Designator指的是熔丝的()。A名称B电流C阻抗D不清楚
试题：
下面数据中属于位矢量的是A42B3C‘1’D“11011”
试题：
下列关于信号的说法不正确的是A信号相当于器件内部的一个数据暂存节点B信号的端口模式不必定义它的数据既可
试题：
硬件描述语言VHDL的特点是什么？VHDL是一种具备形式化层次化和规范化的硬件描述语言1硬件相关结构2VHDL的并
试题：
名词解释：并行语句答:并行语句有五种类型可以把它们看成结构体的五种子结构这五种语句结构本身是并行语句但内部可能含有
试题：
执行下列语句后计算Q的值……SIGNALE:STD_LOGIC_VECTOR(2TO5);SIGNALQ
试题：
．将硬件描述语言转化为硬件电路的重要工具软件称为()。
试题：
VHDL的顺序语句只能出现在（进程）书写顺序自上而下一条一条执行VHDL的进程语句是由若干（顺序语句）组
试题：
SIP代表()。A电解电容B单列直插式元器件C二极管D双列直插式元器件
试题：
变量和信号的描述正确的是
A变量赋值号是:=B信号赋值号是:=C变量赋值号是<=D
试题：
对CPLD编程的目标文件扩展名为（POF）对FPGA编程的目标文件扩展名为（SOF）常用状态机通常包
试题：
．图形文件设计结束后一定要通过()，检查设计文件是否正确。
试题：
简要解释建模仿真和综合的含义答：建模是指用硬件描述语言描述电路的功能仿真是指验证电路的功能综合是指把软件模型转化
试题：
利用EDA技术进行电子系统的设计有什么特点？答：①用软件的方式设计硬件；②用软件方式设计的系统到硬件系统的转换是由有
试题：
在放置元器件封装过程中，按()键使元器件在竖直方向上下翻转。AXBYCLD空格键
试题：
在VHDL中PROCESS结构内部是由语句组成的A顺序B顺序和并行C并行D任何
试题：
在印制电路板的()层画出的封闭多边形，用于定义印制电路板形状及尺寸。AMultiLayerBMechanicalLay
试题：
完成2选1多路选择器的设计libraryieee;useieeestd_logic_1164all;en
试题：
用硬件描述语言设计电路有哪些优点？突出的优点：①语言的公开可利用性；②设计与工艺的无关性；③宽范围的描述能力
试题：
VHDL语言是一种结构化设计语言；一个设计实体(电路模块)包括实体与结构体两部分结构体描述A．器件外部特性B．器件
试题：
名词解释：程序包答:程序包可定义一些公用的子程序常量以及自定义数据类型等各种VHDL编译系统都含有多个标准程序包如
试题：
对于目标器件为FPGA/CPLD的VHDL设计其工程设计包括几个主要步骤？每步的作用是什么？每步的结果是什么？答：第一
试题：
转换函数TO_BITVECTOR()的功能是A将STDLOGIC_VECTOR转换为BIT_VECTORB
试题：
网络表的内容主要由两部分组成：元器件描述和()。A网络连接描述B元器件编号C元器件名称D元器件封装
试题：
从使用的角度讲EDA技术主要包括几个方面的内容？答：EDA技术的学习主要应掌握四个方面的内容：①大规模可编程逻辑器件
试题：
设计电路板文件的扩展名是()。ASchBERCCPCBDDDB
试题：
．用MAX+plusII输入法设计的文件不能直接保存在()上，因此设计者在进入设计之前，应当在计算机中建立保存设计
试题：
VHDL的设计实体可以被高层次的系统()，成为系统的一部分．Ａ．输入 Ｂ．输出 Ｃ．仿真
试题：
关于1987标准的VHDL语言中标识符描述正确的是
A必须以英文字母开头B可以使用汉字开头C可以
试题：
设计3位2进制乘法器。libraryieee;useieeestd_logic_1164all;useieeestd_logic_
试题：
网络表中有关元器件的定义是()。A以“[”开始，以“]”结束B以“〈”开始，以“〉”结束C以“(”开始，以“)”结束D
试题：
用generate语句生成4位异步二进制加法计数器libraryieee;useieeestd_logic_116
试题：
一个能为VHDL综合器接受，并能作为一个独立的设计单元的完整的VHDL程序称为()．Ａ．设计输入 Ｂ．设计输出
试题：
名词解释：结构体答：通过若干并行语句来描述设计实体的逻辑功能（行为描述）或内部电路结构（结构描述）从而建立设计实体输出
试题：
不符合1987VHDL标准的标识符是Aa_1_inBa_in_2C2_aDasd_1
试题：
关键字ARCHITECTURE定义的是A结构体B进程C实体D配置
试题：
VHDL语言共支持四种常用库，其中()库是用户的VHDL设计现行工作库。
试题：
．当前最流行的并成为IEEE标准的硬件描述语言包括()和(verilog)。
试题：
．MAX+plusII的波形文件类型是()。
试题：
下列关于信号的说法不正确的是A信号代表物理设计中的某一条硬件连接线B信号的端口模式不必定义它的数据既
试题：
Protel99SE原理图文件的格式为()。ASchlibBSchDocCSchDSdf
试题：
根据元器件的焊盘种类不同，元件封装可分为插针式元器件封装和()两种类型。A表贴式元器件封装B焊盘C导线D过孔130．R
试题：
在下面横线上填上合适的语句完成单时钟同步十六进制加/减计数器的设计LIBRARYieee;USEieeest
试题：
使用STD_LOGIG_1164使用的数据类型时
A可以直接调用B必须在库和包集合中声明C必须在实
浙公网安备 33062402000722号 手机版